Die technische Universität Madras in Indien arbeitet an Open-Source-CPUs auf Basis des freien Befehlssatzes RISC-V. Das Projekt meldet nun einen ersten Erfolg: Das erste Tape-out startet eine Linux-Distribution.
Als Teil eines größer angelegten Projektes, das die IT Indiens unabhängiger machen soll, erstellt das Indian Institute of Technology (IIT) Madras CPU-Designs auf Grundlage des freien Befehlssatzes RISC-V. Das Team meldet nun einen Erfolg der Shakti genannten CPUs beim initialen Tape-out, also der ersten Testfertigung: Die CPUs laufen wie gewünscht und auf ihnen lässt sich eine Linux-Distribution starten.
Gefertigt wird die Testserie in Intels 22-nm-FinFET-Low-Power-Technologie (FFL), in den ersten Versuchen takten die CPU-Kernen bei 400 MHz. Bei den nun erstmals verfügbaren CPUs handelt es sich um die kleinste Variante der geplanten Shakti-CPUs. Einem Vortrag auf dem RISC-V-Workshop (PDF) zufolge sollen diese langfristig mit ARMs Cortex-A35 und -A55 konkurrieren können, auch wenn das Team noch nicht so weit ist. Der Vortrag liefert zusätzlich weitere Details zur geplanten Mikroarchitektur und der verwendeten Pipeline.
Der Red-Hat-Angestellte und bei der Linux-Distribution Fedora unter anderem für die initiale Unterstützung der RISC-V-Architektur zuständige Entwickler Richard W.M. Jones schreibt in einem Kommentar zur Linux-Unterstützung der Shakti-CPU-Kerne, dass diese die Befehlssatzerweiterung RVC für komprimierte Befehle nicht unterstützten. Die bisher erstellten Linux-Distributionen für RISC-V könnten deshalb nicht direkt auf den Shakti-CPUs starten.
Vielmehr müssten die Linux-Distributionen zur Verwendung auf den Shakti-Kernen vollständig neu kompiliert werden. Diese Versionen sind dann auch nicht direkt kompatibel zueinander. Das könne zu einer ähnlichen Fragmentierung führen, wie dies bereits für die ARM-CPU-Architektur der Fall ist, befürchtet Jones. Dass die Shakti-CPUs RVC nicht verwenden, liege schlicht daran, dass RVC zur Zeit der Designphase der Shakti-Kerne nicht standardisiert war und lediglich als optionale Erweiterung für RISC-V behandelt wurde.
