IBM hat es doch noch geschafft, eines der nagelneuen Power7-Systeme mit auf die CeBit zu bringen. Ein Power-750- und ein Power-770-Rackmount (IBM verzichtet mit der neuen Generation auf den Buchstaben "p" und schreibt "Power" nun wieder aus) finden sich neben einigen Power6-Einschüben im Rack auf dem IBM-Stand in Halle 2.

Mit dem nur Stunden früher vorgestellten Power7 hat IBM nicht nur Intels Launch der um Jahre verspäteten "Tukwila" Itanium-Vierkerne kräftig verhagelt, sondern auch ein ganz klares Zeichen gesetzt, dass man die Power-Linie weiterhin mit Nachdruck vorantreiben will.
Mit bis zu acht Kernen und bis zu 4,1 Gigahertz ist der Power7 verfügbar. Jeder Kern kann ganze vier Threads gleichzeitig abarbeiten (SMT, bei Intel mit zwei Threads auch Hyperthreading genannt), und verfügt obendrein auch noch über satte 12 Execution Units (Power6: 9), darunter 2 Integer-Rechenwerke, ein Dezimal-Rechenwerk, eine Vektor-Recheneinheit und ganze vier FMAC-fähige Fließkommaeinheiten mit doppelter Präzision. Jeder Kern hat somit bis zu 33 GFLOPS Rechenleistung, alle acht kommen auf 265 GFLOPS. Da soviel Rechenpower auch gefüttert werden will, bindet jeder Power7 über zwei integrierte Vierkanal-Speichercontroller DDR3-RAM mit 100 GByte/s Bandbreite an. Einen Turbo-Modus ähnlich wie in Intels Core i-Serie, mit dem der Power7 bei wenig Threads einzelne Kerne übertaktet, hat IBM ebenfalls eingebaut. Dieser "TurboCore"-Modus ist allerdings manuell vom Administrator zu aktivieren, einige Kerne werden dann schlafen gelegt und die arbeitenden um bis zu 50% übertaktet.
IBMs neuer 567 Quadratmillimeter großer Chip hat satte 1.2 Milliarden Transistoren -- das klingt nach viel, der Vierkern-Tukwila (30 MByte L3) hat allerdings 2 Milliarden Transistoren, der Achtkern-Xeon (24 MByte L3) sogar 2,2 Milliarden - und beide takten deutlich niedriger. IBM erreichte diese Packungsdichte durch den Einsatz von etwas langsamerem, aber dafür transistor-sparendem eDRAM als L3-Cache, das wild über den ganzen Chip zwischen den acht Kernen verteilt ist. Auf ganze 32 Megabyte davon können die acht Power7-Kerne zugreifen, jeder Kern hat zusätzlich noch 256 KByte L2-Cache.

Power7 in Halle 2.

Bis zu vier Power7-Kerne finden Platz in einem Multi-Chip-Modul, wobei diese Konfiguration zusammen mit 4.1 GHz Takt erst für die noch kommenden Cluster-Nodes mit bis zu 256 Kernen erwartet wird. Das auf der CeBit gezeigte 750-Modul hat 32 Kerne in vier Sockeln mit Achtkern-Chips, das 770-Modul bis zu 64 Kerne. Mit 128 Threads erreichte IBM bereits im "kleinen" 750-Modul mit 3,55 GHz Power7 im bekannten SPECCPU-Test eine SpecINT_rate-peak-Performance von 1072 und einen SpecFP_rate-Peak-Wert von 868. Zum Vergleich: ein 32-Kern HP Integrity rx8640 Itanium2 mit 1,6 GHz kommt lediglich auf 416 SpecINT_rate und 371 SpecFP_rate. Ein 32-Kern Opteron HP ProLiant mit 3,1 GHz kommt auf 410 SpecINT_rate, eine SGI Altix ICE 8200EX mit Xeon 2.93 GHz (mit Turbo-Modus) immerhin auf 999 (alles Peak-Werte). Hierbei ist jedoch anzumerken, dass IBM diesen Wert bereits mit einem Vier-Sockel-System erreicht. die Xeons und Opterons sind Acht-Sockel-Systeme, das Itanium2-System hat sogar 16-Sockel. IBM liefert also mehr Leistung auf kleinerem Raum -- und spart dabei noch ordentlich Strom. Dies sollte sich mit der Verfügbarket der Achtkern-Xeons und der 12-Kern Magny-Cours-Opterons allerdings wieder relativieren.

Auch bei den SAP-Benchmarks für Vier-Sockel-Systeme führt der Power7 mit weitem Abstand vor der Konkurrenz mit 15.600 SD-Usern und 85.220 SAPS.

IBM verspricht für den Power 750 Express im Vergleich zum Vorgänger 550 Express die vierfache Rechenleistung bei gleichem Energieverbrauch., im Vergleich zur HP-Itanium- und Sun-Konkurrenz bis zu fünfache Leistung und siebenfache Leistung/Watt. Obendrein hat IBM sogar die Preise gesenkt.

Interessant am hauptsächlich im schwäbischen Böblingen entworfenen Power7 ist, dass IBM nun wieder zurückgegangen ist zu Out-of-Order-Execution, nachdem man mit dem Power6 auf eine In-Order-Architektur umgestiegen ist. Ob IBMs XL-Compiler dann auch den Power7 schon explizit unterstützt konnte man uns nicht beantworten, aber falls nein sollte ein entsprechendes Update nicht lange auf sich warten lassen. Laut IBM war die Entscheidung für In-Order beim Power6 um hohen Taktungen zu erreichen, aber dank dem in der PowerX-Linie neuen 45-Nanometer-Prozess und einigen Design-Entscheidungen konnte man den Takt um die 4 GHz halten -- IBM behält aber andererseits Design-Entscheidungen vom Power6 wie das vierfache SMT, was besonders bei In-Order-Architekturen hilft, die Speicherlatenzen zu verstecken, weiterhin bei.

Besonderes Augenmerk gilt auch der Vektor-Einheit. Dies ist nicht das normale VMX (ein leicht erweitertes Altivec mit mehr Registern), das sich schon in Power6 und Cell fand, denn IBM hat sowohl das Instructionset als auch das Rechenwerk massiv erweitert. Laut IBM ist die nun VSX genannte Recheneinheit nun zu Rechnungen mit Fließkommazahlen in doppelter Präzision fähig, was seit Jahren der Haupt-Kritikpunkt an Altivec war. Hierzu müsste IBM auch das Rechenwerk von 128 auf 256 Bit Breite verdoppelt haben, um vier 64-Bit-Fließkommazahlen in einem Rutsch verrechnen zu können.

Eine weitere Besonderheit ist, dass IBM den Power7 auf DARPA-Wunsch so entworfen hat, dass sich die Entwickler nicht mit dem trickreichen Message-Passing herumschlagen müssen. Ein Power7-Cluster lässt sich also von Programmierer-Sicht wie ein einziges Multiprozessor-System ("Single Image") programmieren.